A 1.2 6.4 GHz clock generator with a low-power DCO and programmable multiplier in 40-nm CMOS

Julkaisussa: IEEE International Symposium on Circuits and Systems (ISCAS), Melbourne, Australia, June 1-5, 2014
Tekijät: Tikka, Tero; Stadius, Kari; Ryynänen, Jussi; Voutilainen, Martti
Tekijöiden määrä: 4
Kieli: englanti
Julkaisutyyppi: A4 Artikkeli konferenssijulkaisussa
Julkaisufoorumiluokka : 1
JUFO-ID: 65438
Julkaisuvuosi: 2014
ISSN: 0271-4302
Emojulkaisun nimi: IEEE International Symposium on Circuits and Systems (ISCAS), Melbourne, Australia, June 1-5, 2014
Sivunumerot: 506 - 509
Tieteenala: Tekniikka
Muu tekniikka
Paikalliset tekijät ja heidän affiliaationsa: Ryynänen, Jussi - Aalto-yliopisto, Learning Services
Stadius, Kari - Aalto-yliopisto, Learning Services
Tikka, Tero - Aalto-yliopisto, Learning Services
Organisaation sisäinen affiliaatio: Aalto-yliopisto, Learning Services